DIALOG(R)File 352:Derwent WPI

(e) 2001 Derwent Info Ltd. All rts. reserv.

\*\*Image available\*\* 013116892

WPI Acc No: 2000-288763 200025

Related WPI Acc No: 1997-190387; 1997-190388; 1997-233573; 1997-287100;

2000-288764

XRAM Acc No: C00-087459 XRPX Acc No: N00-217867

Semiconductor device manufacturing method, involves performing rapid

thermal annealing of impurity area formed on polycrystalline silicon film

which is formed by laser annealing of amorphous silicon film

Patent Assignee: SANYO ELECTRIC CO LTD (SAOL ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Week Applicat No. Kind Date Kind Date Patent No. 200025 B 1995080 JP 95199980 Α 20000321 JP 2000082821 A

Λ 19950804 JP 99240190

Priority Applications (No Type Date): JP 95167513 A 19950703

Patent Details:

Filing Notes Main IPC Patent No Kind Lan Pg

14 H01L-029/786 Div ex application JP 95199980 JP 2000082821 A

Abstract (Basic): JP 2000082821 A

NOVELTY - Amorphous silicon film is formed on an insulating film (1a) formed on an insulated substrate (1). Laser annealing of the amorphous silicon film is performed for forming a polycrystalline silicon film (2). Impurity area (6) is formed on the polycrystalline silicon film. Rapid heating of the impurity area is done by performing rapid thermal annealing process.

USE - For manufacture of semiconductor device e.g. thin film transistor used for pixel driving of active matrix liquid crystal display device.

ADVANTAGE - Raises the through-put of the manufacture of the semiconductor device and reduces the manufacturing cost. Enables to obtain a polycrystalline silicon film having an outstanding characteristic within a short time by preventing diffusion of impurity.

DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of the manufacturing process of the semiconductor device.

Insulated substrate (1)

Insulating film (1a)

Polyerystalline silicon film (2)

Impurity area (6)

pp. 14 DwgNo 16 32

METHOD: MANUFACTURE: SEMICONDUCTOR: DEVICE: Terms: Title

PERFORMANCE; RAPID

; THERMAL: ANNEAL; IMPURE: AREA; FORMING; POLYCRYSTALLINE: SILICON;

FILM; FORMING; LASER; ANNEAL; AMORPHOUS; SILICON; FILM

Derwent Class: L03; P81; U11; U12; U14

International Patent Class (Main): H011-029 786

The second of th

## (19)日本**国特許**庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-82821

(P2000-82821A)

(43)公開日 平成12年3月21日(2000.3.21)

(51) Int.Cl.		識別記号		FΙ				テーマコード(参考)
H01L	29/786			H01L	29/78		627F	
	21/336				21/20			
G 0 2 F	1/1365			G 0 2 F	1/136		500	
H01L	21/20			HO11.	21/265		602B	
	21/265				29/78		616L	
			審查請求	有 前	求項の数8	OL	(全 14 頁)	最終貝に続く

(21)出願番号

特願平11-240190

(62)分割の表示

特願平7-199980の分割

(22)出顧日

平成7年8月4日(1995.8.4)

(31)優先権主張番号 特願平7-167513

(32)優先日

平成7年7月3日(1995.7.3)

(33)優先権主張国

日本 (JP)

(71)出廣人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 平野 貴一

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 曽谷 直哉

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100109368

弁理士 稲村 悦男 (外1名)


最終員に続く

## (54) 【発明の名称】 半導体装置の製造方法及び液晶ディスプレイ

## (5.7)【要約】

【課題】 優れた特性の多結晶シリコン膜を備えた半導 体装置のスルーブットを向上させること。

【解決手段】 ガラス基板1上に絶縁性薄膜1 aを形成 「」この絶縁性薄膜 1 aの上に非晶質シリコン膜を形成 ! この非品質シリコン膜をレーザーアニールして多結 品。リコン膜2を形成し、この多結晶シリコン膜2の上 に、ゲート絶縁膜さを介してゲート電極を形成し、前記 多結晶シリコン膜にに、ソース。ドレインとなる不純物 団域らを形成し、前記不純物領域もをRTA法を用いて 急速加熱することにより活性化する



## 【特許請求の範囲】

【請求項1】 基板上に絶縁膜を形成する工程と 1.50絶縁膜の上に非晶質シリコン膜を形成する工程と 1.50非晶質シリコン膜をレーザーアニールして多結晶シリコン膜を形成する工程と、

前記多結晶シリコラ膜に「不純物領域を形成する正程」。

前記予純物領域をRTA(Rapid Thermal Annealing) 法を用いて急速加熱することにより活性化する工程と。 を含むことを特徴とした半導体装置の製造方法。

【請求項目】 基板上に絶縁膜を形成する工程と、この絶縁膜の上に非晶質シリコン膜を形成する工程とこの非晶質シリコン膜をレーザーアニールして多結品シリコン膜を形成する工程と、

刑記多結晶シリコン膜に ○ **不純料領域を形成する工程** ▽

前記不純物領域を「ランゴを熱源として急速加熱することにより語性化する工程と」を含むことを特徴とした半 標体装置の製造方法。

【請求項3】 前記絶縁膜の厚みを1000萬~600 0人の範囲に設定したことを特徴とする請求項1又は2 に記載の半導体装置の製造方法

【請求項4】 前記多結晶ンリコン膜に不純物領域を形成する工程の前に、ゲート電極を形成する工程を行うことを特徴とした請求項1人は2に記載の半導体装置の製造方法

【請求項5】 前記RTA法に用いる熱源として、ランフからの問題射熱を用いることを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項6】 前記ランプとして、キセフンアークランプを用いることを特徴とした請求項2人は5に記載の半導体装置の製造方法

【請求項子】 請求項1 5至6のいずれか1項に記載の 半導体装置の製造方法によって製造した薄膜トランジス 2を画素駆動用素子として用いることを特徴とした液晶 ディスフレイ

【語本項水】 語求項1 当至6のいづれか主項に記載の 生達体製置の製造方法によって製造した薄膜トランジス 平空画素運動用素子及び周辺駆動回路用率子として用い イニとを特徴とした液晶ディスプレイ。

## 【论明的详細な説明】

## [0001]

【発明の属する技術分野】本発明は、薄膜上ランジスター.him Film Transistorで、等の半導体装置の製造方法及の 液晶等:スプレイ(LCT : Liqid Crystal Display)(\*\* 用いた薄膜トランプスタ(以下、多結晶ンリコンTFT という)の開発が進められている。

【C 0 0 3 】多結晶シリコンTFTは、非晶質シリコン膜を能動層に用いた薄膜トランジスタに比べ、移動度が大き(駆動能力が高いという利点がある。そのため、多結品シリコン下FTを用いれば、高性能なL C D を実現できる上に、画本部(表示部)だけでなく周辺駆動回路(ドライバ部)までを同一基板上に一体に形成することができる。

【①104】このよう次多結晶シリコンTFTにおいて、能動層としてい多結晶シリコン膜の形成方法としては、基板上に直接多結晶シリコン膜を堆積させる方法や基板上に非晶質ンリコン膜を形成した後に、これを多結晶化する方法等がある。このうち、多結晶シリコン膜を直接基板に堆積させる方法は、例にば、CVD法を用い、高温下で堆積させるという比較的簡単な工程である。

【 0 0 0 5 】また。非品質シリコン膜を堆積した後にこれを多結晶化するには。固相成長法が一般的である。この固相成長法は、非晶質シリコン膜に熱処理を行っことにより、固体のままで多結晶化させて多結晶シリコン膜を得る方法である。この固相成長法の一例を図3 1 及び図3 2 に基づいて説明する。

【COO6】工程A(図51参照): 絶縁基板(例えば 石英ガラス)61上に、通常の銭圧CVD法を用いて非 品質シリコン膜を形成し、更に、鎧素(N。)雰囲気 中、温度900℃程度で熱処理を行っことにより、前記 非品質シリコン膜を固相成長させて多結品シリコン膜6 2を形成する

【COO7】前記多結品シリコン膜62を薄膜トランジスタの能動層として用いるために、フォトリソグラフト技術 FIE法によるドライエーチング技術により前記 多結品シリコン膜62を所定形状に加上する。

【COO8】前記多結晶シリコン膜62の上に、減圧C VD法を用いて、ゲート絶縁膜に3としてのシリコン酸 化膜を堆積する

【 10009】工程B(図32参照): 前記ゲート絶縁膜ので上に、緩圧UVDはによりき結晶シリカン膜を堆積した後。この多結晶シリカン膜に不純物を注入し、更に熱処理を行って不純物を活性化させる。

【0010】次に、常圧CVD法により。この多結晶シリコン膜の上にシリコン酸化膜で4を堆積した後、ファトリッグラフィ技術、RIE法によるドライエッチング技術を用いて、前記多結晶シリコン膜及びシリコン酸化膜で4を所定形状に加工する。前記の結晶シリコン酸に

【①①12】このような方法は、固相成長や不純物活性 仕の時に2000(程度の高い温度を使用することから 高温でロセスと呼ばれており、耐熱性の高い基板(例え は、石英基板)を用いた場合には、処理時間が短く済む という利点がある。

【ロコ13】しかしながら。前記耐熱性の高い基板は高価であり、比較的安価なガラス基板を用いた場合には基果に統正みが生じて好ましくなく。近年では、低温でロセスを用いた開発が盛んである。

【ロウ14】特に、駆動デバイスであるTFTにおいては、高性能化が必須であり。このために、低温プロセスを用いたTFIの構成材料の高品質化をはじめとする様となアプローチが除されている。

【0015】例えば、デバイス特性を左右する活性層材料の高品質化技術として、非品質シリコン膜を出発材料とし、エキシマレーザーアニール法によって、多結晶シリコン薄膜を形成する技術が開発されている。

#### 【0016】

【発明が解決しようとする課題】従来例にあっては、以下の通りの問題責を有する。

【0017】(1・レーザーアニールは「ビーム走査を何度も繰り返して行う必要があるため、結晶化プロセスに時間がかかるという問題があるが、従来例にあっては、熱源としてレーザービームのみを使用するものであるので、多結晶化プロセスに加え、例えば、不純物領域の活性化にも時間のかかるレーザーアニールを行わなければならず、総プロセフ時間が民くなり、下FTデバイスおよびTFTを使用した1.でトデバイスのスループットが低下する

【0018】(2・非品質シリコン膜の結晶化や不純物の活性化の熱処理のために、基板中の不純物が、上層の非品質シリコン膜(区似多結晶シリコン膜)に拡散してしまる。

【0019】本発明は、半導体装置の製造方法及び液晶 ディスプレイに関し、斯かる問題点を解決するものであ ア

## { union }

【課題を解決するための手段】本発明の第二の局面によって導体製置の製造方法は、基权上に絶縁膜を形成する。 1程と、この絶縁膜の上に共品質シリコン膜を形成する 1程と、この非晶質シリコン膜をレーザーアニールして 多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜に、不純物領域を形成する工程と、前記不純物領域 を取上へ法を用いて急速加熱することにより活性化する 1程と、を含むことをその製旨とする。 り品質の高い多結晶シリコン膜が得られ。 且つRTAに より不純物領域を短時間で活性化できる

【00022】また。基板と非晶質シリコン膜との間には、 絶縁膜を形成しているので、非晶質シリコン膜の結晶化や不純物の活性化の熱処理の際に、 基板中の不純物が非晶質シリコン膜では多結晶シリコン膜中に拡散することを防止する。

【ロりごう】本発明の第2の局面による半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、この絶縁膜の上に非品質シリコン膜を形成する工程と、この非品質シリコン膜を1ーザーアニール!て多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜に、不純物領域を形成する工程と、前記不純物領域を一ランアを熱源として急速加熱することにより活性化する工程と、を含むことをその要旨とする

【0024】このように、非晶質シリコン膜の結晶化をレーザーアニールを用いて行い。不純物領域の活性化を
フンプを熱源として急速加熱することにより行うこと
で、結晶化と活性化とをいずれもレーザーアニール法で
行うにとに比べて、製造時間が短くなる。特にこの場合、レーザーアニールにより品質の高い多結晶シリコン膜が得られ、且つランプを熱源とした急速加熱により不
純物領域を短時間で活性化できる

【0025】また、基板と非晶質シリコン膜との間には、絶縁膜を形成しているので、非晶質シリコン膜の結晶化や不純物の活性化の熱処理の際に、基板中の不純物が非品質シリコン膜スは多結晶シリコン膜中に拡散することを防止する。

【0026】上記の場合において、前記絶縁勝の厚みを 1000A×6000Aの範囲に設定することが望まり い。こうすることで、熱処理の際の基板からの不純物の 拡散を、より効果的に防止することができる

【① 0 2 7 】また、上記の場合において、前記多結品シリコン膜に不純物領域を形成する工程の前に、ゲート電極を形成する工程を行ってとが望ましい。

【〒028】また。前記RTA法に用いら熱源として 95.フからの光照射熱を用いることが望ましょ。

【++(1-2-1)】また。前記ランクとして、キセン・アータランで用いることが望ましい。

【1.030】また、本発明の第3の局面による液晶ディスプレイは「上記第1 民は第2の局面による主導体装置の製造方法によって製造した薄膜トランジスタを画素駆動用素子として用いることをその要旨とする。こうすることにより「優れた液晶ディスプレイを短時間で製造することができる。

<sup>. :</sup> 

コレイを短時間で製造することができる。

#### 【0032】

【 発明の実施の形態】 (第1 実施形態・本発明を具体化 した第1の実施形態を図1 乃至図18に従って説明す 。

【0033】工程 1(図1参照) 石炭ガラスや無アルカリカラスなどの基板1上に、 $S: O_2$ やSINなどの記録性は限1 aをCVD法やスパック法などにより形成 + 2、具体的には 基权1としてコーニング社製705つを使用し、その表面上に常圧又は減圧CVD法により、形成温度350Cで 膜厚3000~5000人の SIO、膜を形成する。

【0035】また、絶縁性薄膜1ヵとしてSiNを用いた場合の膜厚としては、1000~5000気の範囲が適切で、2000~5000人にしたときに拡散防止効果が良好で、その中でも2000~3000気の場合がもっとも適している。

【0036】工程2(「42参照):配記絶縁性薄膜1ヵの上に、非晶質シリコン膜2ヵ(膜厚500人)を形成する。この非晶質シリコン膜2ヵを1FTの能動層として用いた場合、この能動層が厚すぎると、多結晶シリコン下下のオフ電流が増大し、薄すぎるとオン電流が減少するため。このときの非晶質シリコン膜2ヵの膜厚は、400~800人の範囲が適切で、う00~700人にしたときに特性が良好で、その中でも500~600人の場合がもっとも適している

【0037】前記非品質シリコン膜と云の形成方法には 以下のものがある。

【① 0 3 8 】 ① 減圧C V D を用いるが法:減圧C V D 法 でシリコン膜を形成するには、モフ、ラン(S 1 日」) くほシンラン(S 1。日。)の熱分解を用いる。モフシラ 、を用いた場合、心理温度が5 5 0・1 までは非晶質 っ2 0 (1)上では多結晶となる。モレて、5 5 0~6 2 )にでは微結晶を含む非晶質が多くむり、温度が低くな なほど起晶質に近づいて微結晶が少なくなる。従って、 温度条件を変えるだけで、非晶質シリコン膜2 a 中の敵 結晶の量を調整することができる。

【ロコヨロ】❷フラスでCND法を用いる方法:フラズ → コロナで非品質シリコー膜を形付するには、ブラズ 膜ともの表面に、波長入一248mmのKFFエキシマレーザービームを照射、走査してアニール処理を行い、 非晶質シリコン膜とれを溶融再結晶化して、多結晶シリコン薄膜とを形成する。

【 0 0 4 2 】この時のレーザー条件は、アニール雰囲気:1・1 0 ° P a 以下、基板温度:室温~ 6 0 0 ° C、照射エネルギー密度:1 0 0 ~ 5 0 0 m J = c m =、走査速度:1 ~ 1 0 m m = s e c (実際には、0、1 ~ 1 0 0 m m = s e · の範囲の速度で走査可能) である。 【 0 0 1 2 1 並びに エボードーフタレブは、東ドニー2

【 C 0 4 3 】前記レーザービームとしては、波巨入=3 0 8 mmのNoCl 1 エキシマレーザーを使用してもよい。この時のレーザー条件は、アニール雰囲気・1・1 0 3 Pa以下 基板温度:室温~6 0 0 °C、照射エネルギー密度:1 0 0 mm 「seec (実際には、0 . 1~1 0 0 mm / seec の範囲の速度で走査可能) である

【0045】いずれのレーザービームを用いても、照射 エネルギー密度及び照射回数に比例して、多結晶シリコ との粒径は大きくなるので、所望の大きさの粒径が得ら れるように、エスルギー密度を調整すればよい

【し046】水実施形態では、このエキシマレーザーアニールに、高スルーデットレーザー照射法を用いる。即も、図29において、101はKェドエキシマ1ーザー 102はこのレーザー101からのレーザービームを反射する反射鏡、103は反射鏡102からのレーザービームを所定の状態に加工し、基板1に照射するレーザービーム制御光学系である。

【0047】このような構成において、高スループットレーザー照射法とは「レーザービーム制御光学系103によってシート状、15 mm・C 5mm)に加工されたレーザービームと、複数パルスの重ね合わせにより照射する方法で、ステージ走査とパルスレーザ照射を完全に同期させ、さらめて高精度な重複でレーザーを照射することによりスループ、下を高めるものでもら。

【CO48】工程4(図4参照)、前記多結品シリコン膜。を薄膜トランジスクの能動層として用いるためにフェトリソグラフィ技術。RTE法によるドライエッチンプ技術により前記多結晶シリコン膜2を所定形状に加工する

#### 3 3 H/s

<sup>-</sup> コーディー (1. **作**近版 ) - (1. 版型 ) - (1. A. 1. <del>2円)</del> - 大すえ

【ロコラロ】 1程ラ(図ラ参照)、前記ゲート絶縁膜3 の上に、減圧のVD法により非晶質シリコン膜(膜厚コ ロロコム) 1 a を堆積する。この非晶質シリコン膜 4 a は、その形成時に不純物(N型ないヒ素やリン、P型ないボロン)がドープされているが、アンドーで状態で堆積し、その後に不純物を注入してもよい。

【0051】次に、スパッタ法を用い、前記非晶質シリコン脱量素の上にクングステンシリサイド(WSI<sub>x</sub>)脱口5(膜厚1000×)を形成する。スパック法では、Wシリサイトの合介ターゲットを使用する。Wシリサイト(WSI<sub>x</sub>)の化学量論的組成はX 2であるが、含金クーゲットの組成はX上上に設定する。これはWシリサイト膜15の組成がX 上に近いと、その後の熱処理時に非常に大きな引っ張り応力が生じ、Wシリサイト膜45にクラックが発生したり、剥離したりする恐れがあるためである。但し、Wシリサイトの抵抗値はX 2の場合に最も低くなるため、クラックや剥離が生じない程度にXの上限を設定する必要がある。

【0052】そして、常圧CVF法により、前記Wシリサイド膜45の上にシリコン酸化膜5を堆積した後、フォトリソグラフィ技術。R1E法によるドライエッチンク技術を用いて、前記多結品シリコン膜4点、Wシリサイド膜45及びシリコン酸化膜5を所定形状に加工する。前記非晶質シリコン膜1点は、前記Wシリサイド膜15とともにボリサイト構造のゲート電極4として使用する。

【0053】工程の(図6参照):自己整合技術により、ゲート電極す及びシリコン酸化膜5をマスクとして、多結晶シリコン膜とに不純物を注入し、ソースデドレイン領域6を形成する。

【① 0 0 5 1】工程7(図7参照):前記ゲート絶縁膜3及びシリコン酸化膜5の上に、常圧CVP法によりシリコン酸化膜を堆積し、これを異方性全面エッチバックすることにより。前記ゲート電極1及びシリコン酸化膜5の側方にサイドウェール7を形成する。更に、このサインフェール7及びシリコン酸化膜5をレジスト8で覆い。再び自己整合技術により、レジスト8をアスクとして多結晶シリコン膜2に不純物と主人して、しつけまは1+1v Diped Drain・構造を形成する

【(ロ) 5 5】 上程 8(図8 参照):この収態で、RTA (Rapid Thermal Annealing) 法による急速加熱を行っ。

【0086】則も、図30において、105はシート状 ニアニール光を充する光線であり、キセフン(Nゥ)ア ニクラープ100とでわを知むて射鏡10回を1 州とし 【0.087】このような構成において、基板1をプリセーター106で子熱した後、シート状のアニール光源105を通して、熱処理する。

【0.058】この時のRTAの条件は、熱源・Xe z = 2952%、温度:70.05950%:パイロメータ)、雰囲気  $N_1$ 、時間:153秒である。RTA法による加熱は、高温を用いるが、きわめて短時間で終えることができるので、基板1が変形する心配はない。

【0059】尚、基板1に対し、急激に高い温度を加えることが心配な場合は、FTAを複数回に分けて行ってもよい。即ち、各回の時間は1~3秒とし、回を重ねる毎に温度を、初回:100~~最終回:700~950でというように段階的に上昇させる。

【CO60】前記Xeアークランでの光熱は、多結晶部よりも非晶質部やシリサイト部に強く吸収されるため、必要な部分のみを重点的に加熱することが可能になり、 ・ケート・配線の低抵抗化や不純料の活性化に適している。

【0061】そして、この急速加熱により、前記ソース ニトレイン領域のの不純物が活性化するとどもに前記非 請質シリコン膜4aが多結晶化され、更には、この多結 品シリコン膜4aとWシリサイド膜4bとによるボリサ イド構造のゲート電極4のシート抵抗が、約20~22 Ω、上限にまで下がる

【0.06.2】また、活性化処理を行ったソース/ドレイン領域6のシート抵抗も、n型で1~1...5kΩ/□、p型で1~1...5kΩ/□、p型で1~1...2kΩ □ □ と、高温プロセス写用いられる拡散炉による高温熱処理と同等のものと次る。

【COG3】この工程により、薄膜トランジスタ(TFT: Thin Film Transistor)Aが形成される。

【CD64】工程9(図9参照):レジスト8除去後、デバイスの全面に、プラズで酸化膜(膜厚2000ム)と常圧CVD法によるシリコン酸化膜(膜厚2000へ)との積層構造から成る層間絶縁膜りを形成する。層間絶縁膜りを常圧CVD法によるシリコン酸化膜だけで形成すると。堆積膜厚が平均一になって、オーバーバングが形成され、後工程で使用する人上などが除去されずに残りやすく。 絶縁不真が発生すり危惧がある。一方、本実施形態のように、プラズで酸化膜を堆積した後に常圧でシリコン酸化膜を堆積する方法にあっては、プリコン酸化膜の成長レートが安定し、その堆積膜厚が均一になる。

【0065】特に、アラズマ酸化膜は、基板表面の凹凸に合わせて均一な膜厚で堆積されるので。層間絶縁膜としての総膜厚が均一に安定する。

<sup>. . . .</sup> 

【00057】続いて、電気炉により、水素(日」 雰囲気中、温度1500で12時間加熱し、更に、水素ブラスで処理を施す。このような水素化処理を行うことで、多結晶シリコン膜の結晶欠陥部分に水素原子が結合し、結晶構造が安定化して、電界効果移動度が高まる。

【0068】その後、フォトリソグラフィ技術、EIE 法によるドライエッチング技術を用いて。前記層間絶縁 膜のに、前記ソース・ドレイン領域もとコンタクトする コングクトホール10を形成する。

【 0 106 9 】 工程 1 0 「図1 0 参照) : マグペトロンス ハック法により、下す ハ1 ちょ合金 デュの積層構造が、なる配線層を堆積し、フォトリソグラフィ技術、日、正法によるドライエッチング技術を用いて ソース・ドレイン電極 1 1 として加工する

【 0 0 7 0 】 工程 1 1 (141 1 参照) ± 0 V D 法により。デバイスの全面に保護膜としてのシリコン酸化膜 1 (シリコン窒化膜でもよい) を薄く堆積させる。

【10071】 1程 12 中41 2 参照): デバイス全面 に、×OG (Spin On Glass) 膜 1 3を 3回におたって 往布し、デバイス表面の凹凸を平坦化する。

【10072】工程13(図13参照):前記SOG膜13はレジストの剥離性が悪く、また水分を吸収しやすいかで、この保護膜として、CVD法により、SOG膜13の上に更にシリコン酸化膜11(シリコン氧化膜でもよい)を薄く堆積させる。

【 0 1 7 3 】 工程 1 1 (図 1 3 参照) : フォトリソグラフィ技術、F T E 法によるドライエッチング技術を用いて、前記シリコン酸化膜 1 2 「 S O G 膜 1 3」シリコン酸化膜 1 1に 面記ソース・ドレイン電極 1 1 に通じるコンタクトボール 1 5 を形成し、デバイスの全面に、画素電極としての 1 1 0 膜 1 6 をスパック素着させる。

【① 174】工程15(図15参照):最後に、1TO 膜1 15を電極形状に加上すべく、1TO膜16の上にレジストパターンを形成した後、まず、臭化水素ガス(日 ドド)を用いたRIE法によりITO膜16をエッチングに、シリコン酸化膜14が露出しばためた時点で、ガニを塩素ガス(ロー」)に切り替え、そのまま最後まで、エデングを継続する。

【・ 75】工程1・「図16参照・このようにして 1、「例TF工基板を形成した後は、表面に共通電板1 7か形成された透明絶縁基板18を相対向させ、各基板 1、18の間に液晶を封入して液晶層19を形成するこ しにより、1、CDの画素部を完成させる

【ロコテル】図1 テは本実施形態におけるアクティブで ニリクス方式1 C Debブロック構成図である 加されるようになっている。また。各ドレイン配線はドレイ。ドライバ(データドライバ)23に接続されデータ信号・ビデオ信号・が印加されるようになっている。これらのドライバ22。23によって周辺駆動回路24が構成されている。
【ロロフ&】キリア、タドライバンフェンスのうちのた

ドライバ22に接続され、ゲート信号(走査信号)が印

【10078】そして、各ドライバ22、23のうち少なくともいずれか一方を画素部20と同一基板上に形成したして10は、一般にドライバー体型・ドライバ内蔵型) 111と呼ばれている。尚、デートドライバ22が、画 素部20の両端に設けられている場合もある。また、ドレイントライバ23が、画素部20の両側に設けられている場合もある。

【0079】この周辺駆動回路24のスイッチング用素子にも前記多結晶シリコンTFT(A)と同等の製造方法で作成した多結晶シリコンTFTを用いており。多結晶シリコンTFT(A)の作製に並行して、同一基板上に形成される。尚、この周辺駆動回路24用の多結晶シリコンTFTは、1.DD構造では今く、通常のシングルドレイン構造を採用している(もちろん、1.DD構造であってもよい)

【COSO】また、この周辺駆動回路24の多結品シリコ: TFTは、CMOS構造に形成することにより、各ドライバ22、こ3としての寸法の縮小化を実現している。

【ロロ81】図18にゲート配線Gnヒトレイン配線Dn との直交部分に設けられている画素21の等価回路を示す

【COS2】画素と1は、画素駅動素子としてのTFT (前記薄膜トランプスクAと同様) 液晶セルルで、補助容量に8から構成される。ゲート配線のnにはTFTのデートが接続され、Fレイン配線DnにはTFTのFレインが接続されている。そして、TFTのソースには、液晶セルしての表示電板(画素電板)と補助容量(蓄積容量又は付加容量)Csとが接続されている。

【10083】この液晶セルしじと補助容量じまとにより。信号蓄積素子が構成される。液晶セルト(の共通電板)表示電極の反対側の電極)には地圧Vomが印加されている。一方。補助容量じまによいで、「Tトーエのソースと接続される側の反対側の電極には定電圧VEが印加されている。この液晶セルしじの共通電極は、文字通り全ての画素と上に対して共通した電極となっている。そして、液晶セルしじの表示電極と共通電極との間には静電容量が形成されている。高、補助容量じまによいて、下下ニのソースと接続される側の同じは側の電板は、喋ら

電害量と補助容量でsとが充電される。反対に、ゲート配線Gnを真電用にしてTFTのゲートに負電圧を印加すると、TFTがオフとなり、その時点でドレイン配線Dncfmでをれていた電圧が、液晶セルしての静電容量と補助容量でsとによって保持される。このように、画型21小書き込みたいデータ信号をドレイン配線に与えてケート配線の電圧を制御することにより、画素21に任意のデータ信号を保持させておくことができる。その画素21の保持しているデータ信号に応じて液晶セルレニの透過率が変化し、画像が表示される。

【0085】ここで、画素21の特性として重要なものに、書き込み特性と保持特性とがある。書き込み特性に対して要求されるのは、画素部20の仕様から定められた単位時間内に、信号蓄積素子(液晶セル上で及び補助容量でs)に対して所望のビデオ信号電圧を上分に書き込むことができるかどうかという点である。また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだビデオ信号電圧を必要等時間だけ保持することができるかどうかという点である。

【0086】補助容量Csか設けられているのは、信号 蓄積素子の静電容量を増大させて書き込み特性及び保持 特性を向上させるためである。すなわち、液晶セル上の は、その構造上、静電容量の増大には限界がある。そこ で、補助容量Csによって液晶セル上のの静電容量の不 足分を補うわけである。

・第2実施形態と次に、本発明を具体化した第2の実施 形態を図19~図28に基づいて説明する。但し、第1 実施形態で説明した個所と同等の個所には同じ符号を用 、説明を省略する。また。この第2実施形態は、第1実 施形態の工程1~工程8に対応する工程が異なるので、 ここではその部分のみを説明する。

【0087】工程(1)(図19参照): 基板1十に、Wシリサイド膜51を形成する。

【+0088】 「程+0)(図20参照):前記Wシリサイ ド膜51を、トランジスタの能動層としての多結晶シリコンと同じハターンに加工する

【ロコワロ】工程(4)(図20参照):前記絶縁性薄膜 1 aの上に、非晶質シリコン膜2aを形成する

【 0 0 9 1 】 千程(5)(図 2 3 参照):前記非品質シリール - 脱ビッの表面(I K r F エキシマレ・ザ・ビームを走-売してアニール処理を行い。非品質シリコン膜 2 a を溶 コン膜2を薄膜トランジスタの能動層として用いるため (こ、フォトリソグラフィ技術、Fill E法によるドライエ ラチング技術により前記多結晶シリコン膜2を所定形状 (1加工する)

【ロロ94】そして、前記多結晶シリコン膜2の主に ゲート絶縁膜としての1. Tの膜3を形成する。

【ロロ95】工程(7) (図25参照) : 前記ゲート絶縁 膜3の上に、非品質シリコン膜4点を堆積する

【しりつも】次に、前記非品質シリコン膜(aの上にWシリサイド膜(bを形成する。

【ロリリテ】そして、前記Wシリサイド膜1もの上にシリコン酸化膜与を堆積した後、フォトリソグラフィ技術、R1日法によるトライエッチング技術を用いて、前記多結品。リコン膜4a、Wシリサイド膜1も及びシリコン酸化膜うを所定形状に加工する。前記非晶質シリコン膜4aは、前記Wシリサイド膜4もとともにポリサイド構造のゲート電極4として使用する。

【0008】工程(8)(図26参照): 前記ゲート絶縁 膜3及びシリコン酸化膜5少上に、常圧CVD法により シリコン酸化膜を堆積し、これを異方性全面エッチバッ タすることにより、前記ゲート電極4及びシリコン酸化 膜5の側方にサイドウォール字を形成する。

【じょりロ】正程(9) (図27参照): 前記サイトウォールで及びシリコン酸化膜 5をレジスト名で覆い。再び自己整合技術により、レジスト名をマスクとして多結品シリコン膜 2 (1、加速電圧: 8 (1 K + V)、ドーズ量 1・1 (2) ( m \*\* の条件で、リン(ド) イサンを不純物として注入し、高濃度の不純物便域にトを形成することにより、1.1-10 (Lightly Toped Drain) 構造のソース ドレイン領域もを形成する

【) 1 () 1 】 「程(16)・|対じ8 登服) - この状態で、第 1 実施理線と同様のFTA法による急速加熱を行う

【・1()と】 スッド・クラープの光熱は、多結晶部よりも非晶質部やシリサイド部に強く吸収されるため、心要な部分の点を重点的に加熱することが可能になり、(デート)配線の低抵抗化や不純物の活性化に適している。

【り103】特に、本実施形態では、多結晶シリコン膜 2に対応して、その下方にWシリサイド膜与する形成している。このWシリサイド膜与1は、RTAの熱を吸収 する作用があり、熱を吸収したWシリサイド膜ライナに

ランプは名称です。デザイト戦争でルース射線とは また。直接及び間接的22加熱するでとにより、多結晶に

リコン膜と全体を均一に加熱し、活性化がパラックこと なく真好に行われるようにする。

【の1の5】 Wシリサイド膜51の大きさは、基本的 (ご、多結晶シリコン膜とと同じかえは行れば上てもれば よいが、面向でのパターンの大きさに対応した面積となるように調整すれば、なら好ましい。

【0106】即ち、集積化半導体デバイスでは、バターンの疎密が基板上に発生するため、各トランシスタに均等にWシリサイド膜2を設けたのでは、場所によって単位面積40の熱吸収率が異なり、均一な熱処理が行えず、また、Wシリサイド膜51が集中する場所での温度が非常に高くなって基板1が変形する場合がある。

【 0 1 0 7 】そこで、下層に配置した熱吸収膜の単位面積当りの密度を、その主層に形成されるバターンに係からずほぼ。定となるようにまれば、ドエムで活性化するときの温度分布の個りを解消することができる。具体的にドライバーで体型のLCDバネルでは、ドライバ部に比べて画素部のトランジスタの密度が高いので、トライバ部のトランジスタに対応する状シリサイト脱5 1 の大きさを、画素部のそれに比べて大きくしてやることで、基板1全体の温度分布がほぼ均一になる。

【 0 1 0 8 】 I で D バネルにあっては、回路と面積の約 1 0 %がWシリサイド膜 5 1 となるように調整すること が好ましい。

【0109】この工程により、多結晶シリコンTFT (丁FT:Thin Film Transistor)(A・が形成され 2

【0110】以上の実施形態により製造した多結品シリコンエト工にあっては、いかゆる低温プロセスで行うことができ、しから、良質の多結品シリコン膜を能動層として使用している。

【0111】本発明者の実験によれば、ロチャネルのM 08型き結晶シリコンTPTでの移動度元五が200cmに、V・S以上、ロチャネルのM O S型き結晶シリコンTFTでの移動度テロが1 5 C c me - V・S以っと、高い性能のトランジスタを実現できることが伝わった

【 0 1 1 2 】 2 少は、心論性能 1 1 5 1 2 5 17 5 10 2 (は、か)、 5 0 5 mc (N + 8)、かか (2 0 5 mc (N + 8) 2 5 5 (なん N + 8) 2 5 5 (なん N + 8) 2 5 (なん N + 8) 2

ことができる。更には、高品質の能動層である。で、トランジスタの下ド時のリーク制造も少なく、そのよど類別の関係を最近の積も1 っぱ上に終生することができる。

【ロ:11】 具体的には、サイス」、「型で、画品と、チ:50、0(日)のm 1500(以)の カ: 画売数:23万年。ト:520 3(上)日に 240年と、従来型のハネルに比べて3倍以上の高密度画素を有しながらも、50%という高曜。1※「従来北:1、倍)のものを得ることができ、高輝度化を実現できる【ロ:15】以上の実施形態に対すのように変更してもよく、その場合でも同様の作用、効果を得ることができ

【 ) (1.1.6.】 (1.) 条件にもよるが基板1として一通常のカラス板なども使用可能である。

【ミニ17】(コ)工程コや工程(4)において、非計算ショカン膜を減圧CVD法により、例えば、モアシランガスを用い、温度580Cで堆積させる。これにより、非品質シリコン膜コロは候結晶を含んが膜と含る。

【 ( 1 1 8 】 微結晶を含んだ非晶質シリコン膜を 周相成 長法により 多結晶化することにより、結晶粒径が小さく なるぶん移動度は若干低下するが、結晶成長を短時間で 終えることができる。

【(119】(3)工程ロや工程(4)において、非品質シリコン膜ロッを被圧(VD法、プラズマにVD法によらず、常圧CVD法、光明起CVD法、蒸着法、FDF lectron Feam 差着法、ABE (年 lectran Beam Epitacy)法、スパック法がいるるグループの内のいばれかっての方法によって形成する

【① 1 2 0 】 1 1 1 多結晶シリコン 膜 2 のチャネル 領域 に相当する部分に不純物をドービングして多結晶シリコン 1 F T のりさい値電圧 + 八 セ 1 を制御する 「固相或長法で形成した多結晶シリコン T F T においては、ドチャネルトランジスタではデ・フレーション 方向にしさい値電圧がシフトリードチャネルトランジスタではエンハンスメント方向に与さい値電圧がシフトする傾向にあるまた。 水素化 門理を行った場合には、一つ傾向により埋着となる。 このとさい値はレーン \* 1 をおけること。 マスの領域に下述れをエート、クタればよい

【いります】 ネート程で、工程で、工程でははいて、スペックには強いまでしたというというで素をといくす。 フレーディングは、イオンビームデルシシックは、クラスターイオンビーム状态といる事。で、Wシリサイト膜によって、PSTを形成であっての場合にも、確認したスペックとの場合と同様に理用により、Wシリザイト、等によるには破壊を図っては設定する。 記したスケークはい場合と同様の理由により、Wシリサイド(WST-)の組成をN とに設定する (NDは はLND法に比べ、設差被関性が優がているため、Wシリサイド膜下もの膜壁をより均っにすることができる。

【0125】 (7) ゲート電極に用いるWシリサイトに 代わるものとして、Mo Sill、Ti Sill、Ti S ill、Co Sillかどの高離点金属シリサイド、その他、 W. Mo、Co、Cr、Till はaなどの高融点金属を 用いても10

【 O 1 = 4 】 (8) 工程のにおいて、プラズや戦化機に 代えて、TE OS (Letra Ethyl Ortho Sillicate くばで ra-ethoxy-silano)を用いたプラスマTE OS酸化膜を 用いてもよく、また、シリコン酸化膜に代えて、常圧オ ソンTE OS酸化膜を用いてもよい

【0125】フラズマTEOS酸化膜の堆積条件は、堆積温度:5900、RF出力:700W、TEOS流量:500sccm、酸素流量、600sccm、圧力:91orrとし、常圧オゾンTEOS酸化膜の堆積条件は、堆積温度・1000、RF出力:オゾン濃度:約5×1%、TEOSキャリアド、ガス流量 3000 ccとする

【0.1.26】(9.7 十記(8.7)の工程の後、アラズマTFOS酸化膜を、アンモニア(NHD)ガスを用いてプラズマ処理することにより睾素イオンに晒し、その表面を變化してから常圧オゾンTEOS酸化膜を堆積すると、シリコン酸化膜の成長レートがより安定する。この時の窒化処理条件は、温度:3.6.0 で、RF出力:5.0 のW、アンモニア流量:1.0.0~5.0.0 s.c.c.m、N、流量:0.2~1.0.0 s.c.c.mである。尚、この堂化処理において、アンモニアの代わりに睾素を用いてもよい

【0121】(10: Nシリサイド贈う1に代えて、非結晶質シリコン膜や多結晶シリコン膜などの半導体膜を用いる。これらのシリコン膜には不純物がトーすされていてもよい。この熱吸収膜に電圧を印加することで、1FTを、LSI(2用、いれる)10Sトランジスタのようには2件である。とこで動作させて、とさい値電圧をコントに、4できると共に、ガラノ基板を用いて場合には、基板的のイオンを静電的にシール。するため、カラス基板的のイオンによるトランシスタの特件等化及が可動イオンが形成する電炉による下FTへの悪影響を防することができる。

【ロ128】 (11 W) サザイト映り10代にて、M (81) [148] [148] (148] (158] (160] 古8図[(9サイト - 長2他 W) V (158) (177] T 効果を有する。

【ロミドロ】・コ・光に散乱を防止すると共に液晶セルに斜めがら入れっとする不要に光を遮みがで、1・1 デバイスとしてでにつる ストが高くなる

【CIST】(D) THTに入ろうとする元を連る。)で、完によるリータ電流を減少させてTHTとしていた。 件を向上させると共に光によるTHT日井の等化を防っ する。

【0132】。12272十十型だけでなく、通71十分型、スタガ型、通スタガ型かどあるのる構造の多結晶シリカン下下では適用する。

【① 1 3 3 】 (1 3 ) 多結晶シリコン TFT たけてかく、絶縁デート型半導体素子全般に適用する。また、大陽電池や光センサ空との光電変換素子、バイホーラトランジスター静電誘導型トランジスタ(S T T : St. tic. Induction Transiston) 空との多結晶シリコン膜を用いる。 あらゆの半導体装置に適用する。

#### [0134]

【 傘明に効果】本発明にあっては、具下の通りの優先だ 効果を存する

【ロ135】(1)低温212セスが可能で、安価な基状を使用でき、半導体装置や液晶ディスプレイの製造コストを削減できる。

【 1 3 6 】 ( 2) 食質な多結晶シリコン 膜を無時間で 得ることができ、半導体装置や液晶ディスプレイの製造 におけるスルーフットが向上する。

【(137】(3)基板からの不純物の拡散を助止して、良質な多結品シリコン膜を得ることができる。

#### 【図面の簡単な説明】

【四11】本発明を具体化した第1次施形態の製造工程を 説明するための断面内である。

【四2】本発明を具体化した第1 実施形態の製造工程を 説明すらための断面対である。

【[46] 本発明を具体化した第1 実施形態の製造工程を 説明するための肝面図である。

【1914】 本を明を具体化した気上 実施野態の製造・埋み 説明すらたわの歴面は生た方

【図5】本が明を具体化りた第1 実施理能の製造工程と 説明すらたらの断面内できる。

【図も】本発明を具体化して新すり随用態の製造、程金 説明するたらが期間できる。

【|対す】本発明を具体化した第1次編析態の製造工程を 説明するための断面[できる。

【「対象】 お空間を具体化した第二実施所能の製造工程を 説明するために併棄するため

<sup>,1995</sup>年中国,1995年在1995年2月1日,1995年1

を説明するための新面付である。

【[4][2] 4 金剛を具体化した第二実施形態の製造工程 を説明するたいの断面圏である。

【図1/3】本売期を具体化した第二実施#態の製造工程 を説明するための勘面図である。

【図1日】本発明を具体化した第二実施形態の製造工程 を説明するための衝面図である。

【閏15】本や明を具体化した第二実施形態の製造工程 を説明するための断面圏である。

【図1.6】 本地明を具体化した第二実施形態の製造工程 を説明するための断面図である。

【図17】アクティブマトリクス方式して1: カブロック 構成図である

【図18】画寺の等価回路図である

【図1.9】本地明を具体化した第2実施形態の製造工程 を説明するための断面図である。

【図20】本発明を具体化した第2実施用態の製造工程 を説明するための断面同である。

【図21】本金明を具体化した第2実施形態の製造工程を説明するための断面図である。

【図22】本空明を具体化した第2実施形態の製造工程 を説明するための断面図である

【図23】本発明を具体化した第2実施形態の製造工程を説明するための断面図である。

【図21】本発明を具体化した第2実施形態の製造工程

**支護明するため、5時前回される** 

【図25】本発明を具体化した第三実施研修に関造工程 を説明するためら新面図である。

【図26】本発明を具体化した第三実施形態の製造工程 を説明するための所面図である。

【図27】本発明を具体にした第三実施形態の製造工程 を説明するための折面図である。

【図28】本発明を具体化した第二実施形態の製造工程 を説明するための折削するたち

【図2の】エキシマレーザーアニール装置の構成図(お の

【図30】ヒモム装置の構成区である

【図31】従来側の製造工程を説明するための所面図で なみ

【図32】従来例の製造工程を説明するため、)計画すり ある。

## 【符号の説明】

1 絕緣基例

2a 非晶質シリコン戦

2 多結晶シリコン膜


3 ゲート絶縁膜


4ヵ 多結晶シリコン 膜(非晶質シリコン膜)


耳も Wシリサイド機


4 ゲート電極


- 6 - 不純物領域














【図15】




【図16】

【図17】







【図24】




【|||本2 6 】




【[本25]




【図27】




【図28】



[図31]




【图29】



【図32】



【図30】



フロントページの続き

(51) Int. CL. ? 識別記号

FΙ

テ-77-1 (参考)

HO1L 29/78 627G

(72) 発明者 山路 敏文

大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内

(72) 発明者 森本 佳宏

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72) 発明者 米田 清

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内